1 简介该IP UCIe Chiplet IP 提供先进的Chiplet 解决方案，使大量低延迟数据能够像在同一条总线上一样，在较小芯片之间无缝传输。Chiplet 是指组成大芯片的独立功能块，在异构集成时代实现性能和效率提升中具有关键作用。这一解决方案在数据中心、网络、5G、高性能计算（HPC）和人工智能（AI）应用中，是实现高效低成本的裸片到裸片(Die-to-Die，D2D)、芯片到芯片(Chip-to-Chip，C2C)、板到板(Board-to-Board，B2B) 和封装到封装(Package-to-Package，P2P) 连接的关键推动力。2 亮点3 功能支持最新的UCIE 1.1 版本结构灵活，易于定制（预设计的硬核PHY 支持客户定制、PHY + 适配层、PHY + 适配层+ 定制协议层）支持使用Streaming 封装的CXS/AXI（AXI 接口带宽最高可达89%）支持CXL/PCIE 接口容错机制：支持CRC + Retry + FEC支持FEC 机制（可选）低功耗：支持驱动/接收强度调整和自动时钟门控（时钟门控比 95%）完整的DFX 调试机制支持性能监视器
1 简介该IPDDR混合信号IP，LPDDR5/5x/4/4x PHY 和控制器，为IC 设计提供一站式物理接口解决方案。该IP 兼容JEDEC 标准，支持所有市场上的LPDDR5/5x/4/4x SDRAM 组件。针对低功耗和高速应用进行优化，具备稳健的时序特性和较小的硅片面积。DDR PHY 组件包含DDR 专用高性能I/O、关键时序同步模块(TSM) 以及具有可编程精细粒度控制的低功耗、低抖动DLL，以支持上述DDR 设备接口。2 亮点预先设计好的硬核IP可简化集成并并缩短设计周期稳健的ESD 架构，零风险在VDD 掉电期间保持自刷新前的I/O 驱动状态广泛支持各种EDA设计工具和流程支持DFI4.0/4.1/5.0 内存控制器接口充分发挥和利用各种工艺节点的速度和功耗优势一流的低噪声设计，确保最佳时序裕度和信号完整性DFT 功能可缩短测试时间并确保高测试覆盖率通过简单的寄存器接口实现多种PHY 模式配置每个IO 都自带可调的延时功能，以保证高速工作时能够获得最佳的眼图采样位置4.3 功能支持LPDDR5/5x 和LPDDR4/4x 模式和信号，速率分别为20Mbps 至9600
1.简介第三代和第四代HBM (HBM3E/4)技术遵循JESD238标准，每次内存读写访问预取256位。HBM3E 支持1024位输入/输出，而HBM4则支持2048位输入/输出，并且其IO电压为0.4V，为高性能应用提供了卓越的能效。与前代产品相似，HBM3E/4支持在每个KGSD（堆栈的基本逻辑芯片）上安置两个、四个、八个、十二个或十六个DRAM设备（2Hi、4Hi、8Hi、12Hi，16Hi堆栈）。第三代HBM将堆栈内DRAM设备的容量扩展到48GB，并将每个引脚的数据速率提升到9.6Gbps，为现代数据中心和高性能计算提供了卓越的处理能力和带宽。2.亮点硅验证的PHY+控制器完整解决方案HBM3E/4速率高达10Gbps，HBM2E达到3600Mbps全方位支持：IP集成、2.5D封装、Interposer设计和仿真、封装设计和仿真、生产测试、完整供应链3.功能符合JEDEC规范，支持高达10Gbps的数据传输速率符合DFI 3.1规范(dfi_clk_1x:WDQS=1:4)HBM3E最多支持16个通道，每通道64位DQ宽度+可选DBI/ECC/SEV引脚支持HBM4最多支
1.简介该IP GDDR6X/6 Combo PHY完全符合JEDEC GDDR6X/6标准。其中，NRZ GDDR6每引脚支持速率为20Gbps而PAM4 GDDR6X每引脚速率高达24Gbps。GDDR6/6X IP支持2通道，每通道16位，每个存储设备总数据宽度为32位。当每引脚速率达到20 Gbps/24Gbps时，该IP的GDDR6/6X PHY可为每个存储设备提供高达80Gbps或96Gbps的最大带宽。该PHY支持先进的FinFET工艺节点，以满足高端客户的集成需求。2.2 亮点高带宽、支持所有先进工艺（从14/12nm到3nm）GDDR6/6X Combo PHY和控制器已量产验证提供封装和PCB服务，支持高达24Gbps的速率全方位支持：IP 集成、封装/测试、系统优化和生产支持2.3 功能GDDR6/6X PHY，数据速率高达20Gbps(GDDR6)和24Gbps(GDDR6X)兼容伪开漏(POD-135)输出驱动强度和ODT自动校准PHY独立自动/手动Command/Address trainingPHY独立自动WCK2CK trainingPHY独立自动/手动
1.1 简介该IP的GDDR7 PHY完全符合JEDEC GDDR7标准，支持高达32Gbps的PAM3 GDDR7。在PAM3模式下，每个字节由十个DQ信号和一个DQE信号组成，同时GDDR7还支持NRZ IO信号模式以实现低功耗运行。该IP GDDR7 PHY每引脚速度高达32Gbps，每个存储设备的最大带宽可达128Gbps。该PHY支持先进的FinFET工艺节点，以满足高端客户的集成需求。1.2亮点该GDDR7 IP已设计完成，已经进行硅验证；高带宽、支持所有先进工艺（从14/12nm到3nm）；提供封装和PCB服务，支持高达32Gbps的速率；全方位支持：IP集成、封装/测试、系统优化和生产支持。1.3功能GDDR7数据速率高达32GbpsGDDR6数据速率高达20Gbps支持PAM3/NRZ兼容驱动强度和ODT自动校准PHY独立自动/手动 Command/Address trainingPHY独立自动 ERR trainingPHY独立自动/手动 Read trainingPHY独立RX VREF trainingPHY独立自动/手动 Write training支持自定义
