1.简介

第三代和第四代HBM (HBM3E/4)技术遵循JESD238标准，每次内存读写访问预取256位。HBM3E 支持1024位输入/输出，而HBM4则支持2048位输入/输出，并且其IO电压为0.4V，为高性能应用提供了卓越的能效。

与前代产品相似，HBM3E/4支持在每个KGSD（堆栈的基本逻辑芯片）上安置两个、四个、八个、十二个或十六个DRAM设备（2Hi、4Hi、8Hi、12Hi，16Hi堆栈）。第三代HBM将堆栈内DRAM设备的容量扩展到48GB，并将每个引脚的数据速率提升到9.6Gbps，为现代数据中心和高性能计算提供了卓越的处理能力和带宽。

2.亮点

• 硅验证的PHY+控制器完整解决方案

• HBM3E/4速率高达10Gbps，HBM2E达到3600Mbps

• 全方位支持：IP集成、2.5D封装、Interposer设计和仿真、封装设计和仿真、生产测试、完整供应链

3.功能

• 符合JEDEC规范，支持高达10Gbps的数据传输速率

• 符合DFI 3.1规范(dfi_clk_1x:WDQS=1:4)

• HBM3E最多支持16个通道，每通道64位DQ宽度+可选DBI/ECC/SEV引脚支持

• HBM4最多支持32个通道，每通道64位DQ宽度+可选DBI/ECC/SEV引脚支持

• 支持命令和DQ奇偶校验

• 支持每AWORD命令de-skew调整

• 支持数据bit group de-skew调整

• 支持CMD通道修复

• 支持DQ通道修复

• 支持自动/手动 Command bus training

• 支持命令和数据 IO驱动强度调整

• 支持自动/手动 RX DQS training和Bypass RX DQS控制

• 支持自动/手动 WDQS2CK training和Bypass WDQS2CK控制

• 支持自动/手动 Read training

• 支持自动/手动 Write training

• 支持Bypass Read/Write training

• 支持自动Retraining模式和Re-training Bypass模式

• 支持ZQ校准

• 支持BIST

• 支持pad boundary scan

• 支持scan chain

• 支持APB 3.0接口配置寄存器

• 支持IEEE1500端口，可通过APB直接访问内存堆栈和PHY

• 支持由PHY发起的HBM DRAM初始化

4.标准交付物

• Verilog模型

• LEF

• 布局布线abstracts

• GDSII文件

• LVS网表

• IO的HSPICE 仿真网表（可选）

• 数据手册、应用说明

• 硅片验证和ESD测试结果

• PCB参考设计和封装电气模型（可选）

• 文档

5.示例应用